في الحوسبة cycle stealing ، تعد '''سرقة الدورة ''' طريقة لتقييم ذاكرة الكمبيوتر (RAM) أو الناقل bus دون التدخل في وحدة المعالجة المركزية. إنه مشابه للوصول المباشر للذاكرة (DMA) للسماح لوحدات تحكم الإدخال / الإخراج بقراءة أو كتابة ذاكرة الوصول العشوائي دون تدخل وحدة المعالجة المركزية. يمكن أن يسمح الاستغلال الذكي لمواعيد محددة لوحدة المعالجة المركزية أو الناقل بتشغيل وحدة المعالجة المركزية بأقصى سرعة دون أي تأخير إذا وصلت الأجهزة الخارجية إلى الذاكرة التي لم تشارك بنشاط في النشاط الحالي لوحدة المعالجة المركزية واستكملت العمليات قبل أي تعارض محتمل في وحدة المعالجة المركزية.
كانت سرقة الدورة شائعة في الأنظمة الأساسية القديمة ، أولاً على أجهزة الكمبيوتر العملاقة التي تستخدم أنظمة معقدة لتوقيت الوصول إلى الذاكرة ، وبعد ذلك في أجهزة الكمبيوتر الصغيرة المبكرة حيث تم استخدام "سرقة الدورة " للأجهزة الطرفية وكذلك برامج تشغيل العرض . يصعب تنفيذه في الأنظمة الأساسية الحديثة نظرًا لوجود عدة طبقات من الذاكرة تعمل بسرعات مختلفة ، وغالبًا ما يتم الوصول بوساطة وحدة إدارة الذاكرة . في الحالات التي تكون فيها الوظائف مطلوبة ، غالبًا ما تستخدم الأنظمة الحديثة ذاكرة الوصول العشوائي ذات المنفذ المزدوج dual-port RAM والتي تتيح الوصول من خلال نظامين ، ولكن هذا غالبًا ما يكون مكلفًا.